四公開特許公報(A)

昭64-43894

@Int.Cl.4

庁内整理番号 做別記号

公開 昭和64年(1989)2月16日

G 11 C 11/34

362

Z - 8522 - 5B

審査請求 未請求 発明の数 1 (全6 頁)

母発明の名称 半導体メモリ

> 创特 昭62-200200

包出 昭62(1987) 8月10日

沙発

少代

哉 樹

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内

舅 伊発 の田 氨 日本電気株式会社

東京都港区芝5丁目33番1号

井理士 内原

2. 特許技术の範疇

ィックスモリセルアレイ。センスアンプ、客込/ 製出制御国路を押つ牛等なメモリにかいて、前記 アドレスデコーダの人力収から前記センスアンプ の出力級に至る間に一般以上のパイプラインラ・ ナを備える事により同時に複数盤のメモリアタセ ス長术を処理することが可能なパイプラインメモ りと、複数器のポートに対応して外部から印加さ れるクロック借号を入力し、七のクロックの3倍 の海波数の神路パイプラインメモリ運動用の内部 クロックを発生するクロック発生回路と、前記技 数盤のホートに対応するアドレス第子に印加され たプドレスを名々格納する複数盤のアドレスラマ テと、前紀後数例のボートに対応する各込データ 増子に印加された帯込デーメを各々格納する複数 異の姿込プーメラッナと、貯配役数型のポートに モリアクセス要求を各々搭納する複数個の期間信 ラファチと、肩記複数像のボートに対応する前記 アドレスクッテ、在込デーメラッテ。制御信号ラ て出力する切換障略と、前記複数側のボートに対 応するクロック信号により各々原動される複数色 OX以データファナとを供え、パイプラインメモ リの内部タロッタアイクルを承次各ポートに割当 てるととにより、前配複数のポートからランデム な了ドレスに対してアクセスが可能な マルテポー ト機能を有するととを特徴とする単級体メモリ。

3. 強勢の評論な説明

【 貴英上の利州分野 】

本発明は半等体メモリに関し、特にメモリ内に 多数のレジスタ、もしくは、ラッチを設けたパイ プラインメモリを用いたマルナアクセス保能を有 する単導体メモリに関する。

〔世朱の独衍〕

メモリテップに パイプラインレジスタくもしく は、ラッナ)を設け、テップ内にかいて処理中の リクエスト とは別に 経済装して発せられたリクエ ストロフドレス/名込データ/製出データ等を発 押する単導体メモリが開発され、レジスを付えモ リ双はパイプラインメモリと呼ばれている。とれ により、メモリへの外面からのアドレス。参込デ ータの供給、成はメモリ額での飲出デーメのチャ プ外への供給を、メモリ自体の容込/飲出物作と 難立に行うととが可能となり、システムとしてむ メモリのケイタルメイムを強くするととができ、 メモリンステムロスループットを向上をせること が出来る。

更に、アドレスデコーダの人力設からセンスア ンプロ出力数に至る間にもパイプラインラッチを 政け、メモギ自体の省込/親出動作をいくつかの ステージに分割することにより、ナイタルタイム 自体を返くするとともに、分割された会ステージ

(胸風点を解決するための手数)

本発明による単導体メモリは、アドレスデコー グ・アドレスドライバ、スメティックメモリセル アレイ,センスアンプ、巻込/製出新御器路を持 つ半導体メモリにかいて、前記アドレステコーチ の人力政から前記センスアンプの出力政に至る時 ドー製以上のパイプラインラッチを備える事によ り、同時に放飲何のメベリアノセス要求を処理す るととが可能なパイプラインメモリと、複数質の ポートに対応して外籍から印加されるチョック信 ラモ人力し、そのクロ・クロ2件の別求数の約記 パイプラインメモリ底動用の内部メコックを発生 するクロック発生回路と、前記装数値のボートだ 対応するアドレス第子に印加されたアドレスを各 々権制する複数値のアドレスダッナと、前記複数 他のボートに対応する参込データ地子に印加され た谷込データを告々格的する収数他の名込データ ラッテと、非記復数個のポートに対応するメモリー、を示す。本実施例にかいては、パイプラインメモ アクセス要求暗子に印加されたメモリアクセス要 求を各々権的する複数個の制備信号ファチと、約

にかいては鉄立したリクエストに対する処盤を行っ うむができるので、メモリのスループャトを向上 させるととが出来る。

せた。在米マルチポートメモリと呼ばれるメモ リが簡単化されている。とれは、外部から与えら れるアドレスに対して考込み及び勧出しを行う制 一及び第二のボートを押つメモリで、何時代とれ 50二つのポートからメモリセアクセスすること が出来る。

〔 発戦が解佚 しようとする問題点〕

上波した従来のマルテアクセスメモリは、同時 たと何心ボートから独立たアチャス可能なデュア ルポートメモリにより告載しているために、ナド レスデコーダ・センスアンブ間路等が2セット必 長になり、かつ、メモリセル自体も複雑になるた **ひ、テップナイズが大もくなり、価格が過言のメ** モリに比べて大幅に高くなるという欠点があった。 本発明の目的は、パイプラインメモリを用いる ことにより、比較的低級格なマルテアタセス技能 を持つ単編体メモリを異供するととだるる。

紀複数像のボートに対応する前記アドレスタッテ。 冬心アーメラッチ、制剣信号ラッチの出力を真む 門部クロッタ毎に、除次切換えて出力する切換型 斯と、蔣紀孜敬信のボートに対応するタロッタ性 号により名々取動される複数器の飲出デーメッ。 アとを保え、パイプラインメモリの内部メロッチ アイクルを敵次色が一トに割着てることにより。 用記収数のボートからランダムなアドレスに対し てアタセスが可能なマルチポート機能を有すると こを伴敬とする。

〔穷油穷〕

以下、製質を参照して本処別の共施例について 放明する。

本実施的にかいては、ポートとしては私一及び 禁二の二種のポートがあるものとする。

共一型に本発明の一装飾的にかけるマルナポー トメモリ保能を有する半導体メモリのブロックは りは行ナドレスデコーよる。列ナドレスデコーよ 8とメモリセルナレイタの何に一致のパイプライ

ンク・ナ、即ち、行アドレスフ・ナイ、残アドレスフ・ナ 8 が致けられる。これに対応して、容込
データを中間でフ・ナ するための 必 データ中間
ク・ナ 1 6、 智込/数出の領導信号を中間でフ・
ナ するため 解解 中間フ・ナ 1 8 が致けられる。これらにより本製施例にかいては、メモリ都分はデロードスナージと容込/センスステージの
2 設に分割されることになる。

新一のボートに対応して第一のアドレスラッチ

1、第一の答込データラッチ13、第一の制御信

サラッチ14、第一の観出データラッチ11が設

けられ、第二のボートに対応して第二のアドレス

のできるデータラッチ21、第二の観出データラッチ12

が設けられ、第一及び第二のアドレスラッチ12

が設けられ、第一及び第二のアドレス

びこの出力の上位部分及びアドレス切換間略4の出

ないの換算器3及び列アドレス切換間略4の出

スつ換算器3及び列アドレス切換間略4の出
スつ次になる。行アドレスデニーグ5及び列アドレス

れている。候弊信号中間フェナ18の出力は多込 /飲出制機器第19に印取されている。

本典権例で使用するラッテは、すべてタロッタ の立上がりで値がセットされるトリガサンアルタ イブのレジスクで併成されている。

無一のアドレスフェナ」、第一の名込デーメラッチ13、第一の製鋼信号フェナ14、第一の製 出データフェナ11のタロックとして第一のタロック信号でしば1が印加される。前様に、第二の アドレスフェナ2、第二の名込データフェニ21 ・第一の製造信号フェナ15、第二の表出データ フェナ12には、第二のクロック信号でしば2が 印加される。

タニック機性回路23は、とれに印加される第一及び第二のタロック信号から各々のタロックの立上がりで立上がりをもつ内部タロック信号でした及びボート切換信号を目した発生する。タロック信号でしたは、行アドレスファナ5、列アドレスファナ6、登込データ中間ファナ16、制力信号中間ファナ1点、製力である。

ーダを化印加されている。行アドレスデューダう。
及び列アドレスデコーダもの出力は、各々、行アドレスラッテで、列アドレスラッテを化印加されている。行アドレスラッテで及び列アドレスラッテをの出力はメモリセルアレイからのセンスは、はセンスアンブ
10に印加される。センスアンブ10の出力は第一人び第二の製出データラッテで11人び12に印加され、その出力は、各々、第一及び第二の製出データ場子RD1及びRD2に印加されている。

無一及び第二のボートからの登込データは、各 ペ、第一及び第二の参込データラッテ13及び21 に印加され、その出力は容込データ切換回路22 の第一及び鉄二の入力に印加され、切換別路22 の出力は登込データ中間ラッテ15に印加される。

新一及び第二のボートからの特込是求収21及び収52は、各々、第一及び第二の制物はラッ・ナ14及び15に印加され、七の出力は制御信号切換回路17に印加されてかり、制修信号切換回路17の出力は制修信号中間ラッチ18に印加さ

ポート切換化サミBしは、行アドレス切換回路3、 列アドレス切換回路4、帯込データ切換回路22、 制御信号切換回路17に印加され、第一のタロ・ タ信号でした1の立上がりで開始するティクルに かいては、然一の人力を、また、第二のタロ・タ 信号でした2の立上がりで開始するティクルにか いては第二の人力を出力する

登込み/数出制御配路19は、メモリセルアレイ9への存込データ、また、メモリセルアレイ9からの数出データの依出の制御を行う。

パイプライン制伸回路 20は追択信号は日もとしたして、ナイタルC1で 0 1、また、ナイタルC 2で 1 1 になるボート切換信号を生成する。

次化、本実的例の知作を説明する。

平実気的にかいては、第二歯に示すように、数一人び第二のタロック様子には半層減位相の異なるクロックでもK1.でもK2が各々印加されるものとしている。第一のボートに対するアドレス、び込供水、等込データは、配てこの第一のクロックによりアンブルできるように問期されて印加さ

れているものとしている。無二ポートに対するア ドレス、アドレス設定要求。就出資末も同様とす る。

本実施例にかいては、内部クロックCLKの立 上がりから立上がりまでで規定される内部アイク ルは、第一人び第二のポートに対して交互に割り 出てられる。

即ち、私一のタロータCLK1の立上がりから 始まるサイタルC1、第二のタロータCLK2の 立上がりから始まるサイタルC2とに分割され、 デコードステージに対してはサイタルC1は第一 のボートに、ケイタルC2は第二のポートに割り 当てられる。とればボート切換え信号351によ り物知されるととになる。

第二回により、第一のポート及び第二のポート からのアクセス要求に対する動作を説明する。

概一のポートに対しては111にかいてアドレスA11に対するデータD11の特込表末が、112にかいてアドレスA12に対する数出表末等、 類2個に示すようなアメセス表末があるものとす

ドレスA 2 1 K L る デコードナイタルが開始される。

制機に、112にかいては、アドレス人12に よるデコードスケージが開始されると共に、アド レス人21による飲出しノセンススケージが開始 される。122にかいてはアドレス人22による デコードステージ。人12による飲出ノセンスス ナージが開始されると共に、第のナイタルで飲出 されたデータD21が第二の秋出データフェテ12 にセットされる。

時根に、113のタイミングにかいて、A12 によるデコードサイタル及びA22による財出/ センススナージが開始されると共に、データD12 が第一の数出データフェナ11にセットされる。

以上の本発明の実施的に示すように、本発明に よれば、メモリ自体がデュアルアクセス機能を持 つメモリを用いるととなく、第一人び第二のポー トからフンダムなアドレスに対する登込/試出の アクセスを行う事が可能なマルナポートメモリを 共収するととが出来る。 る。阿禄に、第二のボートに対しては 1 2 1 。t 。 2 2 、1 2 4 毎で飲出資水があるものとする。

111代かける、ボート1に対する省込芸术は 第一のクロ・クC 1 K 1 によりサンプルされてア ドレス、省込芸术、各込データが、各々、アドレスラッナ1、省込データラッナ13、制御信号ラ ・チ14に格納されると共に、これらの出力は、 各々、行アドレス切換回路3、列アドレス切換回路4、省込データ切換回路22、制御信号切換回路4、2十分下り換回路22、制御信号切換回路17を介して、行アドレスデコーダ5、列アドレスデコーダ6、省込データ中間ラッチ16、制備号中間ラッチ18に印加される。

1210月イミング化かいでは、デコードされた出力が、各々、行アドレスラーテ5、列アドレスラーテ6にセートされると共に、参込データ中間フーテ16、別部信号中間フーテ18にもセートされ、メモリセルアレイ9にかける人11アドレスに対する参込動作が開始される。これと共に第20アドレスラーテの出力が、行アドレス切換間路3及び列アドレス切換四路4で送れされ、ア

なか、本発明の実施例にかいては、第一及び第二 このボートのタロック信号として、第一及び第二 の互いの半別期位権のずれた二本のタロック信号 を印加しているが、とれらを一本のタロック信号 とし、立上がり及び立下がりを名ボートのタイマ ング信号として使用することも可能である。また、 本発明の実施例にかいては、本発明の適宜とは直接の長体的な関係等にな捨れていないが、使来知 られている技術で実現できることは明らかである り、また、本実施例にかいてはボート数を二とし ているが、とれらをさらに増やすととも可能である ることは明らかである)。

(発明の効果)

との様に、本義男ではパイプライン化により高速化されたサイクルタイムを複数のポートに単次割当てることにより、メモリセル集体をマルテポート構成にすることなしにマルテポートメモリを実現することが可能となる。

災に、外間から与えるクロック、アドレス、音


を込みデータ、外部に出力される観出データは、 内部タロックの二分の一の角変数に出来るので用 辺の起動回路として特別ならのを用意する必要が ないという長所も有する。

、毎回の簡単な説明


無し国は本発明の一英雄例にかけるマルナポートメモリ機能を有する単導体メモリのブロック図、 構工図は無し図の動作を示すタイミングチャート である。

1、2……無一及び無二のアドレスラッテ、3 ……行アドレス切換器路、4……列アドレス切換 四路、5……行アドレスデコーダ、5……列アド レスデコーダ、7……行アドレスラッテ、8…… 列アドレスラッテ、9……メモリセルアレイ、 10……センスアンプ、11……第一の試出デー メラッテ、12……第二の該出データラッテ、 13……第一の容込データラッテ、14、15… …第一及び第二の領責信ラッテ、16……等込 データ中間ラッテ、17……前時信号切換回路、 18……制御信号中間フェナ、19……市込/改。 出制資額路、20……パイプライン制資回路、 21……第二の市込データフェナ、22…… 込 データ切換製路、23……タニック発生回路。

代進人 弁理士 内 原 晉



-615-



第2团

Specification

1. Name of the invention: semiconductor memory

2. Scope of patent claims

A semiconductor memory having an address decoder, an address driver, a static memory cell array, a sense amplifier, and a write-in/read-out control circuit, comprising a pipeline memory making simultaneous processing of a plurality of memory access requests possible by providing one or more pipeline latches hetween an input step of the aforementioned address decoder and an output step of the aforementioned sense amplifier, a clock generating circuit for inputting clock signals applied externally in correspondence to a plurality of ports and generating internal clocks of twice the frequency of said clocks used to drive the uforementioned pipe line memory, a plurality of address latches to store, respectively, the addresses applied to the address terminals corresponding to the aforomentioned plurality of ports, a plurality of write-in data latches to store, respectively, the written data applied to the write-in data terminals corresponding to the aforementioned plurality of ports, a plurality of control signal latches, to store, respectively, the memory access requests applied to the memory access request terminals corresponding to the aforementioned plurality of ports, a switching circuit to switch, sequentially, and output, per aforementioned internal clock, the outputs of the aforementioned address latches, write-in data latches, and control signal latches corresponding to the aforementioned plurality of ports, and a plurality of read-out data latches driven, respectively, by the clock signals corresponding to the aforementioned plurality of ports, and having a multi-port function enabling access from the aforementioned plurality of ports to random addresses by assigning, sequentially, the internal clock cycles of the pipeline memory to respective ports.

3. Detailed description of the invention

<Industrial field of use>

This invention relates to semiconductor memories, and, specifically, to a semiconductor memory having a multi-access function using a pipeline memory provided with multiple registers or latches in the memory.

<Conventional technology>

A semiconductor memory, referred to as a memory with registers or a pipeline memory, provided with pipeline registers (or latches) in the memory chip has been developed wherein the address/write-in data/read-out data, etc. of the request made separately before or after the request being processed in the chip is maintained. With this, it has become possible to supply the address to the memory externally, supply the write-in data thereto, or to supply the read-out data in the memory portion to outside of the chip, independently from the write-

in/read-nut operation of the memory itself, as well as to reduce the cycle time of the mem ry as a system, and to improve the throughput of the memory system.

Moreover, since it is possible to speed up the cycl tim itself by providing the pipeline latches between the input stage of the address decoder and the output step of the sense amplifier and dividing the write-in/read-out operation of the memory itself into several stages, and to process independent requests at each divided stage, it is possible to improve the throughput of the memory.

Also, conventionally, the memory referred to as the multi-port memory has been commercialized. This is a memory having the first and second ports which conduct writing-into and reading-out from the address provided externally, and at the same time it is possible to access the memory from these two ports.

<!ssues attempted for resolution by the invention> :

The conventional multi-access memory described above comprises the dual port memory which is simultaneously accessible, independent from the two ports, and because of that, two sets of address decoders and sense amplifier circuits are required, and the memory cell itself becomes complex: therefore, it had shortcomings that the chip size became larger, and the price was considerably higher compared with the regular memories.

The objective of this invention is to provide a relatively low priced semiconductor memory having a multi-access function.

<Means to resolve the problematic points>

The semiconductor memory under this invention is a semiconductor memory having an address decoder, an address driver, a static memory cell array, a sense amplifier, and a write-in/read-out control circuit, comprising a pipeline memory making simultaneous processing of a plurality of memory access requests possible by providing one or more pipeline latches between an input step of the aforementioned address decoder and an output step of the aforementioned sense amplifier, a clock generating circuit for inputting clock signals applied externally in correspondence to a plurality of ports and generating internal clocks of twice the frequency of said clocks used to drive the aforementioned pipeline memory, a plurality of address latches to store, respectively, the addresses applied to the address terminals corresponding to the aforementioned plurality of ports, a plurality of write-in data latches to store, respectively, the written data applied to the write-in data terminals corresponding to the aforementioned plurality of ports, a plurality of control signal latches, to store, respectively, the memory access requests applied to the memory access request terminals corresponding to the aforementioned plurality of ports, a switching circuit to switch, sequentially, and output, per aforementioned internal clock, the outputs of the aforementioned address latches, write-in data latches, and control signal latches corresponding to the aforementioned plurality of ports, and a plurality of read-out data latches driven, respectively, by the clock signals

corresponding to the aforementioned plurality of ports, and having a multi-port function enabling access from the aforementioned plurality of ports to random addresses by assigning, sequentially, the internal clock cycles of the pipeline memory to respective ports.

<fimbodiment>

The embodiments of this invention are described below in reference to the drawings. In the embodiments, it is assumed that for ports, there are two ports, i.e. the first port and the second port.

Fig. 1 shows a block diagram of the semiconductor memory having the multi-port memory function in an embodiment of this invention. In this embodiment, as far as the pipeline memories are concerned, one step of pipelines, namely, row address latch 7 and column address latch 8, are provided between the row address decoder 5 [and the memory cell array 9], and the column address decoder 6 and the memory cell array 9. In correspondence thereto, the write-in data interim latch 16 for latching the write-in data in the interim and the control signal interim latch 18 for latching the write-in/read-out control signal in the interim are provided. With these, the memory portion is divided into the 2 steps of the decode stage and write-in/sense stage in this embodiment.

In correspondence to the first port, the first address latch 1, the first writein data latch 13, the first control signal latch 14, and the first read-out data latch 11 are provided. In correspondence to the second port, the second address latch 2, the second write-in data latch 21, the second control signal latch 15, and the second read-out data latch 12 are provided, and the upper portion and the lower portion of the outputs of the first and second address latches 1 and 2 are applied, respectively, to the first and second inputs of the row address switching circuit 3 and the column address switching circuit 4. The outputs of the row address switching circuit 3 and the column address switching circuit 4 are applied. respectively, to the row address decoder 5 and the column address decoder 6. The outputs of the row address decoder 5 and the column address decoder 6 are applied, respectively, to the row address latch 7 and the column address latch 8. The outputs of row address latch 7 and the column address latch 8 are applied to the memory cell array 9, and the sense signal from the memory cell array 9 is applied to the sense amplifier 10. The output of the sense amplifier 10 is applied to the first and second read-out data latches 11 and 12, and the outputs thereof are applied, respectively, to the first and second read-out data terminals RD1 and RD2.

The write-in data from the first and second ports are applied, respectively, to the first and second write-in data latches 13 and 21, the outputs thereof are applied to the first and second inputs of the write-in data switching circuit 22, and the output of the switching circuit 22 is applied to the write-in data interim latch 16.

The write-in requests WE1 and WE2 from the first and second ports are applied, respectively, to the first and second control signal latches 14 and 15, the outputs thereof are applied to the control signal switching circuit 17, and the output of the control signal switching circuit 17 is applied to the control signal interim latch 18. The output of the control signal interim latch 18 is applied to the write-in/read-out control circuit 19.

All of the latches used in this embodiment comprise trigger sample type registers wherein the value is set with the rising of the clocks.

For the clock for the first address latch 1, the first write-in data latch 13, the first control signal latch 14 and the first read-out data latch 11, the first clock signal CLK1 is applied. Similarly, the second clock signal CLK2 is applied to the second address latch 2, the second write-in data latch 21, the first [as is in the original: "second"?] control signal latch 15, and the second read-out data latch 12.

The clock generating circuit 23 generates, from the first and second clock signals applied thereto, the internal clock signal CLK and the port switching signal SEL having the rise, with rising of respective clock. The clock signal CLK is applied, as the clock, to the row address latch 5, column address latch 6 [as in the original; "7" and "8" (for 5 and 6)?], the write-in data interim latch 16, and the control signal interim latch 18. The port switching signal SEL is applied to the row address switching circuit 3, column address switching circuit 4, the write-in data switching circuit 22, and the control signal switching circuit 17, and outputs the first input in the cycle which starts with the rising of the first clock signal CLK1 and the second input in the cycle which starts with the rising of the second clock signal CLK2.

The write-in/read-out control circuit 19 controls detection of the write-in data to the to the memory cell array 9 and the read-out data from the memory cell array 9.

The pipeline control circuit 20 forms, as the selecting signal SEL, a port switching signal which becomes "0" in the cycle C1 and "1" in the cycle C2.

Next, the operation of this embodiment is described.

In this embodiment, it is assumed that the clocks CLK1 and CLK 2 having a different phase by one half cycle [from each other] are applied, respectively, to the first and second clock terminals, as shown in Fig. 2. It is assumed that the address write-in request, and the write-in data for the first port are all applied having been synchronized so that they may be sampled by this first clock. It is assumed that the same is the case with regard to the address, the address setting request, and the read-out request for the second port.

In this embodiment, the internal cycle specified from the rising of the internal lock CLK and the rising [as is in the original] is assigned alternately t the first and second ports.

In other words, it is divided into the cycle C1 which starts with rising of the first clock CLK1 and the cycle C2 which starts with rising of the second clock CLK2, and for the decode stage, the cycle C1 is assigned to the first port whereas the cycle C2 is assigned to the second port. This will be controlled by the port switching signal-SEL.

The operation in response to the access requests from the first port and the second port is now described in reference to. Fig. 2.

It is assumed that there are access requests as shown in Fig. 2, such as a write-in request of the data D11 to the address A11 at t11 has been made for the first port, and a read-out request for the address A12 at t12, etc. Similarly, it is assumed that there are read-out-requests for the second port at t21, t22, t24, etc..

The write-in request for the port 1 at 111 is sampled by the first clock CLK1, and the address, the write-in request, and the write-in data are stored in the address latch 1, the write-in data latch 13, and the control signal latch 14 respectively, and at the same time the outputs of these are applied, respectively, to the row address decoder 5, the column address decoder 6, the write-in data interim latch 16, and the control signal interim latch 18 via address switching circuit 3, column address switching circuit 4, write-in data switching circuit 22, and control signal switching circuit 17.

At the timing of t21, the decoded outputs are set, respectively, in the row address latch 5 and the column address latch 6 as well as in the write-in data interim latch 16 and the control signal interim latch 18, and the write-in operation for A11 address in the memory cell array 9 starts. Concurrently with this, the output of the second address latch is selected in the row address switching circuit 3 and the column address switching circuit 4, and the decode cycle is started by the address A21.

Similarly, at t12, the decode stage starts by the address A12, and concurrently, the read-out/sense stage is started by the address A21. At t22, the decode stage by the address A22 and the read-out/sense stage by A12 are started and at the same time, the data D21 which has been read-out in the previous cycle is set in the second read-out data latch 12.

Similarly, at the timing of t13, the decode cycle by A12 and the readout/sense stage by A22 are started and concurrently; the data D12 is set in the first read-out data latch 11. As shown in the embodiment of this invention described above, it is possible, under this invention, to realize a multi-port memory which makes the write-in/read-out access to any random address from the first and second ports possible, without using the memory having, in itself, a dual access function.

Also, in the embodiment of this invention, two clock signals of the first and second clock signals with an aberration of the phase by one half cycle from each other are applied as the clock signals of the first and second ports, but it is possible to make them into one clock signal and use the rising and falling as the timing signal for respective ports. Also, in the embodiment of this invention, configuration of the memory itself and specific circuits, etc. of the control circuit are not mentioned, since they are not directly relevant to the intent of this invention, but, it is obvious that they may be realized with the conventionally known technology. Also, in this embodiment, the number of ports is made to be 2, but it is obvious that they may be further increased.

<Effects of the invention>

As such, it is possible, under this invention, to realize a multi-port memory without making the memory cell itself a multi-port configuration, by sequentially assigning the cycle time with the speed, accelerated by a shift to the pipeline, to a plurality of ports.

Furthermore, the invention has another advantage that a special element as a driving circuit for the periphery is not required, since the clocks provided externally, addresses, write-in data, and the read-out data to be out put to the outside may be made to ½ of the frequency of the internal clock.


4. Brief description of the drawings

Fig. 1 is a block diagram of the semiconductor memory having a multi port memory function in an embodiment of this invention, and Fig. 2 is a timing chart showing the operation of [what is shown in] Fig. 1.


- 1, 2 --- First and second address latches
- 3 --- Row address switching circuit
- 4 ---- Column address switching circuit
- 5 ---- Row address decoder
- 6 --- Column address decoder
- 7 ---- Row address latch
- 8 ---- Column address latch
- 9 Memory cell array
- 10 --- Sense amplifier
- 11 ---- First read-out data latch

- ---- Second read-out data latch
- --- First write-in data latch
- 14, 15 --- First and second control signal latches
- ---- Write-in data interim latch
- ---- Control signal switching circuit
- ---- Control signal interim latch
 ---- Write-in/read-out control circuit
- ---- Pipeline control circuit 20 21 22
- --- Second write-in data latch
- ---- Write-in data switching circuit
- 23 --- Clock generating circuit

Attorney: Shin Uchihara, patent attorney



46 / E



新之國